Hex D Flip-Flop

NLSF1174 Hex D Flip−Flop with Common Clock and Reset This device consists of six D flip−flops with common Clock and Reset inputs. Each flip−flop is loaded with a low−to−high transition of the Clock input. Reset is asynchronous and active low. All inputs/outputs are standard CMOS compatible. Features http://onsemi.com • • • • • • • Output Drive Compatibility: 10 LSTTL Loads Outputs Directly Interface to CMOS Operating Voltage Range: 2.0 to 6.0 V Low Input Current: 1.0 mA MSL Level 1 Chip Complexity: 162 FET Pb−Free Package is Available* 1 QFN−16 MN SUFFIX CASE 485G MARKING DIAGRAM 16 Q0 16 Reset 15 VCC 14 Q5 13 D0 1 12 www.DataSheet4U.com D5 D1 2 11 D4 NLSF1174 A L Y W G Q1 3 10 Q4 (Note: Microdot may be in either location) D2 4 9 D3 Reset 5 Q2 6 GND 7 Clock 8 Q3 L H H H H Center pad on bottom may be connected to VCC of device. This pad must be isolated or connected to VCC. Figure 1. PIN ASSIGNMENT (Top View) ORDERING INFORMATION Device NLSF1174MNR2 NLSF1174MNR2G Package QFN−16 Shipping† 3000 / Tape & Reel *For additional information on our Pb−Free strategy and soldering details, please download the ON Semiconductor Soldering and Mounting Techniques Reference Manual, SOLDERRM/D. © Semiconductor Components Industries, LLC, 2006 †For information on tape and reel specifications, including part orientation and tape sizes, please refer to our Tape and Reel Packaging Specifications Brochure, BRD8011/D. Publication Order Number: NLSF1174/D 1 May, 2006 − Rev. 5 ÇÇÇ ÇÇÇ 1 Inputs Clock X L NLSF 1174 ALYW G G = Device Code = Assembly Location = Wafer Lot = Year = Work Week = Pb−Free Package FUNCTION TABLE Output D X H L X X Q L H L No Change No Change QFN−16 3000 / Tape & Reel (Pb−Free) NLSF1174 D0 D1 DATA INPUTS D2 D3 D4 D5 CLOCK Q0 Q1 Q2 Q3 Q4 Q5 NONINVERTING OUTPUTS RESET Figure 2. LOGIC DIAGRAM DESIGN/VALUE TABLE Design Criteria Internal Gate Count* Internal Gate Propagation Delay Internal Gate Power Dissipation Speed Power Product *Equivalent to a two−input NAND gate. Value 40.5 1.5 5.0 .0075 Unit ea ns mW pJ MAXIMUM RATINGS Parameter DC Supply Voltage DC Input Voltage DC Output Voltage DC Input Current, per Pin DC Output Current, per Pin DC Supply Current, VCC and GND Pins Storage Temperature Range Lead Temperature, 1 mm from Case for 10 Seconds Junction Temperature Under Bias Thermal Resistance Power Dissipation in Still Air at 85°C Moisture Sensitivity Flammability Rating ESD Withstand Voltage Oxygen Index: 30 to 35 Human Body Model (Note 2) Machine Model (Note 3) Charged Device Model (Note 4) Above VCC and Below GND at 85°C (Note 5) QFN QFN PDIP, SOIC, TSSOP (Referenced to GND) (Referenced to GND) (Referenced to GND) (Note 1) Symbol VCC VIN VOUT IIN IOUT ICC TSTG TL TJ qJA PD MSL FR VESD Value *0.5 to )7.0 *1.5 to VCC )1.5 *0.5 to VCC )0.5 $20 $25 $50 *65 to )150 260 )150 80 800 Level 1 UL 94 V−0 @ 0.125 in u2000 u100 u500 $300 V Unit V V V mA mA mA °C °C °C °C/W mW Latchup Performance ILATCHUP mA Stresses exceeding Maximum Ratings may damage the device. Maximum Ratings are stress ratings only. Functional operation above the Recommended Operating Conditions is not implied. Extended exposure to stresses above the Recommended Operating Conditions may affect device reliability. 1. IO absolute maximum rating must be observed. 2. Tested to EIA/JESD22−A114−A. 3. Tested to EIA/JESD22−A115−A. 4. Tested to JESD22−C101−A. 5. Tested to EIA/JESD78. 6. For high frequency or heavy load considerations, see the ON Semiconductor High−Speed CMOS Data Book (DL129/D). http://onsemi.com 2 NLSF1174 RECOMMENDED OPERATING CONDITIONS Parameter DC Supply Voltage (Referenced to GND) Symbol VCC Min 2.0 0 Max 6.0 Unit V V ÎÎ Î Î Î ÎÎ Î Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎ Î DC Input Voltage, Output Voltage (Referenced to GND) (Note 7) VIN, VOUT TA VCC Operating Temperature, All Package Types Input Rise and Fall Time (Figure 4) *55 0 0 0 )125 1000 500 400 °C ns VCC = 2.0 V VCC = 4.5 V VCC = 6.0 V tr, tf 7. Unused inputs may not be left open. All inputs must be tied to a high− or low−logic input voltage level. DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND) Parameter Minimum High−Level Input Voltage Test Conditions VOUT = 0.1 V or VCC – 0.1 V |IOUT| v 20 mA VOUT = 0.1 V or VCC – 0.1 V |IOUT| v 20 mA VIN = VIH or VIL |IOUT| v 20 mA VCC V 2.0 4.5 6.0 2.0 4.5 6.0 2.0 4.5 6.0 4.5 6.0 2.0 4.5 6.0 4.5 6.0 6.0 6.0 Guaranteed Limit v855C 1.5 3.15 4.2 0.5 1.35 1.8 1.9 4.4 5.9 Symbol VIH *555C to 255C 1.5 3.15 4.2 0.5 1.35 1.8 1.9 4.4 5.9 v1255C 1.5 3.15 4.2 0.5 1.35 1.8 1.9 4.4 5.9 3.7 5.2 0.1 0.1 0.1 0.4 0.4 Unit V Maximum Low−Level Input Voltage VIL Minimum High−Level Output Voltage VOH VIN = VIH or VIL |IOUT| v 4.0 mA |IOUT| v 5.2 mA VIN = VIH or VIL |IOUT| v 20 mA Maximum Low−Level Output Voltage VOL VIN = VIH or VIL |IOUT| v 4.0 mA |IOUT| v 5.2 mA Maximum Input Leakage Current VIN = VCC or GND IIN ICC Maximum Quiescent Supply Current (per Package) VIN = VCC or GND IOUT = 0 mA 8. Information on typical parametric values, along with high frequency or heavy load considerations, can be found in the ON Semiconductor High−Speed CMOS Data Book (DL129/D). AC ELECTRICAL CHARACTERISTICS (CL = 50 pF, Input tr = tf = 6.0 ns) Parameter Symbol fmax Maximum Clock Frequency (50% Duty Cycle) (Figures 4 and 7) Maximum Propagation Delay, Clock to Q (Figures 5 and 7) tPLH tPHL tPLH tPHL tTLH tTHL Cin Maximum Propagation Delay, Reset to Q (Figures 2 and 7) Maximum Output Transition Time, Any Output (Figures 4 and 7) Maximum Input Capacitance 62 pF Power Dissipation Capacitance, per Enabled Output (Note 10) CPD 9. For propagation delays with loads other than 50 pF, and information on typical parametric values, see the ON Semiconductor High−Speed CMOS Data Book (DL129/D). 10. Used to determine the no−load dynamic power consumption: P D = C PD V CC 2 f + I CC V CC . For load considerations, see the ON Semiconductor High−Speed CMOS Data Book (DL129/D). http://onsemi.com 3 ÎÎ Î Î Î ÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎ Î ÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎ Î Î Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎ Î Î ÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎ ÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎ V V 3.98 5.48 0.1 0.1 0.1 3.84 5.34 0.1 0.1 0.1 V 0.26 0.26 0.33 0.33 $0.1 4.0 $1.0 40 $1.0 160 mA mA VCC V 2.0 4.5 6.0 2.0 4.5 6.0 2.0 4.5 6.0 2.0 4.5 6.0 Guaranteed Limit *555C to 255C 6.0 30 35 v855C 4.8 24 28 v1255C 4.0 20 24 Unit MHz 110 22 19 110 21 19 75 15 13 10 140 28 24 140 28 24 95 19 16 10 165 33 28 160 32 27 110 22 19 10 ns ns ns pF Typical @ 255C, VCC = 5.0 V ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎ Î ÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎ ÎÎ ÎÎ ÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎ Î Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎ ÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎ ÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎ ÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ